[Verilog] 触ればわかるVerilog HDL
2009/03/06
「Verilog HDL」と聞いて、すぐに、あのことだ!とわかる方は少ないかもしれません。
私も少し前まではそうだったのですが、仕事上で使うことになって、ようやくここ一ヶ月でなんとかわかってきました。
自分は、もともとハードウェアの設計者ですが、上位(システム側)からものつくりを見てきたので、下位のLSI/FPGAの設計の知識はあまりありませんでした。
やってみるとこれがなかなか面白いです。環境のインストールをして、論理記述を行って、シミュレーション。そして、実際にFPGAに書き込んで動作 確認。難しそうですが、以外とできるものです。ちょっとした回路であれば一週間もあればわかるようになって、動作させられます。
「組み込み」は守備範囲が広いですが、まずは底辺から行ってみたいと思います。
記事はこちら↓にまとめていきたいと思いますので、よろしければのぞいて見てください。
あたらし物好きの飽きっぽい性格なので、いつまで続くか。。。って、一応、環境のインストールから、実動作までは書くつもりです。。


当サイトは、モバイル機器(ケータイ、iPhoneなど)からのアクセスにも対応しています。パソコンと同じURLでアクセスできます。





